IDT (Interrupt Descriptor Table)

  메모리상에 256개를 만들어 하나의 IDT 형태를 갖추게 함.
  대부분의 H/W 가 256개의 인터럽트를 받아들이도록 디자인, 대부분 256개로 사용.

  Interrupt Descriptor Table
  RAM 상에 저장 (메모리 중 어느곳에라도 저장이 가능)
  인터럽트가 발생하였을 때, 어느 루틴을 실행시켜야 하는지에 대한 정보 포함.

------------------------------------------------------------------------------- 
                     핸들러의 오프셋 15 ~ 0 Bit
------------------------------------------------------------------------------- 
                     핸들러의 코드 세그먼트 셀렉터
------------------------------------------------------------------------------- 
  P |  DPL  | 0 |  D  | 1 | 1 | 0 |            사용 안함
-------------------------------------------------------------------------------
                      핸들러의 오프셋 31~16 Bit
-------------------------------------------------------------------------------

핸들러의 오프셋 (32 Bit)- 상위/하위
   인터럽트 핸들러가 자리하고 있는 RAM 상의 물리 주소

핸들러의 코드 세그먼트 셀렉터 (16 Bit) 
   인터럽트 핸들러가 자리하고 있는 코드 세그먼트의 셀렉터 값

P (1 Bit)
  메모리상에 존재하는지를 나타내는 값
  페이징 기능과 관련

DPL (2 Bit)
  Intel x86 계열 CPU에서의 레벨 표시 (0 ~ 3)
  0 : 커널 레벨

D (1 Bit)
  0 : 지정한 코드 세그먼트가 16 Bit 
  1 : 지정한 코드 세그먼트가 32 Bit